中央處理器的物理結構

1、邏輯部件

英文Logic components；運(yun)(yun)算(suan)(suan)邏輯(ji)部(bu)件。可(ke)以執行(xing)定(ding)點或浮(fu)點算(suan)(suan)術運(yun)(yun)算(suan)(suan)操作(zuo)(zuo)、移位操作(zuo)(zuo)以及邏輯(ji)操作(zuo)(zuo)，也可(ke)執行(xing)地址運(yun)(yun)算(suan)(suan)和轉換。

2、寄存器

寄存器(qi)(qi)部件，包括寄存器(qi)(qi)、專用寄存器(qi)(qi)和控制寄存器(qi)(qi)。 通用(yong)寄存(cun)器(qi)(qi)又可(ke)分定點數和(he)浮點數兩類，它們用(yong)來保存(cun)指令執(zhi)行過程中臨時存(cun)放的(de)寄存(cun)器(qi)(qi)操作(zuo)數和(he)中間（或最終(zhong)）的(de)操作(zuo)結(jie)果。 通(tong)用(yong)寄(ji)存器是中央處理器的重要部(bu)件之一(yi)。

3、控制部件

英文(wen)Control unit，控制部(bu)件，主要是負責(ze)對(dui)指(zhi)令譯碼，并且發出為完成每條(tiao)指(zhi)令所要執行的各個操作(zuo)的控制信號。

其結(jie)(jie)構有兩種，一種是(shi)以微存儲為核(he)心的(de)微程序控制(zhi)方式(shi)；一種是(shi)以邏輯硬(ying)布線結(jie)(jie)構為主的(de)控制(zhi)方式(shi)。

微(wei)(wei)(wei)(wei)存儲(chu)中保持微(wei)(wei)(wei)(wei)碼(ma)(ma)(ma)(ma)，每一個微(wei)(wei)(wei)(wei)碼(ma)(ma)(ma)(ma)對(dui)應于(yu)一個最基(ji)本的(de)微(wei)(wei)(wei)(wei)操作，又稱微(wei)(wei)(wei)(wei)指(zhi)令；各條指(zhi)令是(shi)由不(bu)同序(xu)列(lie)(lie)的(de)微(wei)(wei)(wei)(wei)碼(ma)(ma)(ma)(ma)組成，這(zhe)種微(wei)(wei)(wei)(wei)碼(ma)(ma)(ma)(ma)序(xu)列(lie)(lie)構成微(wei)(wei)(wei)(wei)程(cheng)序(xu)。中央處理器在對(dui)指(zhi)令譯碼(ma)(ma)(ma)(ma)以后(hou)，即(ji)發(fa)出(chu)一定時序(xu)的(de)控(kong)制信號，按給定序(xu)列(lie)(lie)的(de)順(shun)序(xu)以微(wei)(wei)(wei)(wei)周期為節拍執(zhi)(zhi)行由這(zhe)些微(wei)(wei)(wei)(wei)碼(ma)(ma)(ma)(ma)確定的(de)若干(gan)個微(wei)(wei)(wei)(wei)操作，即(ji)可完成某條指(zhi)令的(de)執(zhi)(zhi)行。

簡單指令是由（3～5）個微(wei)操作(zuo)(zuo)組(zu)成，復(fu)雜指令則要由(you)幾(ji)(ji)十個微(wei)操作(zuo)(zuo)甚至幾(ji)(ji)百個微(wei)操作(zuo)(zuo)組(zu)成。

該圖片由注冊用戶"科技數碼行"提供，版權聲明反饋

中央處理器的作用

CPU從存儲(chu)器或高速緩(huan)沖(chong)存儲(chu)器中取出(chu)指(zhi)令(ling)，放入指(zhi)令(ling)寄存器，并對指(zhi)令(ling)譯碼。它把指(zhi)令(ling)分解成一(yi)系列(lie)的(de)(de)微操作(zuo)，然后發出(chu)各種控制命令(ling)，執行微操作(zuo)系列(lie)，從而完成一(yi)條指(zhi)令(ling)的(de)(de)執行。指(zhi)令(ling)是計算(suan)機(ji)規定(ding)執行操作(zuo)的(de)(de)類型和操作(zuo)數(shu)的(de)(de)基(ji)本(ben)命令(ling)。指(zhi)令(ling)是由一(yi)個字(zi)(zi)節或者多個字(zi)(zi)節組成，其中包括操作(zuo)碼字(zi)(zi)段(duan)、一(yi)個或多個有(you)關(guan)操作(zuo)數(shu)地址的(de)(de)字(zi)(zi)段(duan)以及一(yi)些表(biao)征機(ji)器狀態的(de)(de)狀態字(zi)(zi)以及特征碼。有(you)的(de)(de)指(zhi)令(ling)中也(ye)直接包含操作(zuo)數(shu)本(ben)身。

1、提取

第一階段，提取，從(cong)存儲(chu)器(qi)或高(gao)速緩沖存儲(chu)器(qi)中檢索(suo)指令（為數(shu)值或一系列數(shu)值）。由程(cheng)序(xu)計數(shu)器(qi)（Program Counter）指定存儲(chu)器的(de)位置。(程序計數(shu)器保存供識別程序位置的數(shu)值。換言之，程序計數(shu)器記錄了(le)CPU在程序(xu)里的蹤跡。)

2、解碼

CPU根據存儲(chu)器提取到的指令來決定其執行行為(wei)。在(zai)解碼(ma)階段(duan)，指令被拆解為(wei)有意義的片(pian)段(duan)。根據CPU的指令集架構（ISA）定(ding)義(yi)將數值解譯為指令(ling)。一部分(fen)的指令(ling)數值為運算碼(ma)（Opcode），其指示要(yao)進行(xing)哪(na)些運(yun)算。其它的(de)數值通常(chang)供(gong)給指令必要(yao)的(de)信(xin)息，諸如一(yi)個(ge)加法（Addition）運算的(de)運算目(mu)標。

3、執行

在(zai)提取(qu)和解碼(ma)階段之(zhi)后，緊接(jie)著進(jin)入執行(xing)階段。該階段中，連(lian)接(jie)到各種能(neng)夠進(jin)行(xing)所需(xu)運算的CPU部件。

例如，要求(qiu)一個加法運算，算術邏輯單元（ALU，Arithmetic Logic Unit）將會連接到(dao)一組輸(shu)入和一組輸(shu)出(chu)。輸(shu)入提供(gong)了要(yao)相(xiang)加的數值，而輸(shu)出(chu)將含有總和的結果。ALU內含電路系統，易(yi)于輸出端完成簡單(dan)的普通運(yun)算和(he)邏(luo)輯運(yun)算（比如(ru)加(jia)法(fa)和(he)位元運(yun)算）。如(ru)果加(jia)法(fa)運(yun)算產生(sheng)一(yi)個對該CPU處理而言過大的(de)結果，在(zai)標志(zhi)暫存器(qi)里可能會設置運算溢出（Arithmetic Overflow）標(biao)志(zhi)。

4、寫回

最(zui)終階段(duan)，寫回，以一定格式將執行階段(duan)的(de)結果簡單(dan)的(de)寫回。運算結果經(jing)常(chang)被寫進CPU內部的(de)暫存(cun)器，以供隨后指令快速(su)存(cun)取。在其它案(an)例中，運算結果可能寫進速(su)度較慢，但(dan)容量較大且(qie)較便宜(yi)的(de)主記(ji)憶體中。某(mou)些類型的(de)指令會(hui)操(cao)作(zuo)程序計數器，而不(bu)直接產(chan)生(sheng)結果。這些一般稱作(zuo)“跳轉(zhuan)”（Jumps），并在程(cheng)(cheng)(cheng)式(shi)中(zhong)帶來循(xun)環行為、條(tiao)件性執行（透過條(tiao)件跳(tiao)轉(zhuan)(zhuan)）和函(han)式(shi)。許多指令會改變標(biao)志(zhi)暫存器(qi)(qi)的(de)狀態位元。這些標(biao)志(zhi)可(ke)(ke)用來影響程(cheng)(cheng)(cheng)式(shi)行為，緣由于它們時(shi)常顯出各種運算結果。例如，以一個(ge)(ge)(ge)(ge)“比較”指令判斷兩個(ge)(ge)(ge)(ge)值大小，根據比較結果在標(biao)志(zhi)暫存器(qi)(qi)上設置(zhi)一個(ge)(ge)(ge)(ge)數值。這個(ge)(ge)(ge)(ge)標(biao)志(zhi)可(ke)(ke)藉由隨后跳(tiao)轉(zhuan)(zhuan)指令來決定程(cheng)(cheng)(cheng)式(shi)動(dong)向。在執行指令并寫回結果之后，程(cheng)(cheng)(cheng)序計數器(qi)(qi)值會遞增，反覆整個(ge)(ge)(ge)(ge)過程(cheng)(cheng)(cheng)，下一個(ge)(ge)(ge)(ge)指令周期(qi)正常的(de)提取下一個(ge)(ge)(ge)(ge)順序指令。